Новое Распределяем каналы MAX по категориям и территориям. Читать новость
Открытый канал ID 74937210089563

Энергия RISC-V

Официальный канал сообщества RISC-V

Россия
Открыть в MAX

Публикации за период

По реакциям

Поиск и вся лента — после бесплатной регистрации. Свои даты — по подписке; владелец канала видит их бесплатно. Сортировка по реакциям — по подписке. Зарегистрироваться

Загрузка…

Итоги Хакатона RISC-V
 
19 октября в НИЯУ МИФИ при поддержке Альянса RISC-V, YADRO и ЭНПО СПЭЛС прошёл Хакатон RISC-V
 
Тема Хакатона — программирование микроконтроллеров под RISC-V. Участники работали с микроконтроллером MDR1206FI компании «Миландр»: разбирались в задаче, писали программу и доводили её до работающего решения. На площадке дежурили менторы, а вечером команды защищали проекты перед жюри.

Мероприятие вызвало огромный интерес — пришло более 60 человек с различных кафедр и институтов вуза, из которых было сформировано 16 команд.

В жюри, помимо сотрудников НИЯУ МИФИ, вошли и представители Альянса RISC-V, YADRO и ЭНПО СПЭЛС.

По результатам судейства, победителями были признаны следующие команды:
1. иRISCи
2. Пропажа
3. СКИБ_FirmwareTeam

За первое место каждый участник команды получает осциллограф, за второе — мультиметр, за третье — отладочную плату.
 
Кроме того, призёры получили фирменный мерч, а все участники — сертификаты.

Как отметил Павел Некрасов, к.т.н., доцент, Председатель организационного комитета Хакатона —«Не смотря на то, что подобное мероприятие было организовано нами впервые, оно получилось интересным, насыщенным и познавательным. Многие из пришедших на Хакатон участников впервые познакомились с архитектурой RISC-V, а также получили возможность и реальный опыт работы с отечественным микроконтроллером построенным на данной архитектуре. Надеемся, что наше начинание положит основу для проведения данного мероприятия на ежегодной основе».
Просмотры: 67
Перейти в пост Открыть в MAX Сообщить о неточности
Уважаемые коллеги, добрый день!

Продолжаем публикацию серии видеоинтервью «Лица сообщества».
В этот раз интервью с Михаилом Везелевым, студентом НИУ ВШЭ и призёром 4-го этапа программы раннего тестирования DEVBOARDS.

Михаил рассказал о возможных «точках входа» в тему RISC‑V и как он использовал российский микроконтроллер в своем проекте - вариант шлюза от автомобильных датчиков к бортовому компьютеру современного авто.

Смотреть интервью
Просмотры: 72
Перейти в пост Открыть в MAX Сообщить о неточности
15 октября в Москве в МГТУ им Баумана при поддержке Альянса RISC-V, Лаборатории Касперского и при участии коллег из МЦСТ (Эльбрус), ИСП РАН прошел первый студенческий митап по теме «Аппаратная безопасность»

В рамках митапа были представлены доклады:

- Аппаратная безопасность: текущее состояние и перспективы, Владимир Карантаев (Лаборатория Касперского)

- О формировании научных секций, Юлия Грачёва (МГТУ им Баумана)

- Автоматизированное тестирование аппаратных средств на соответствие требованиям безопасности: тестовый фреймворк на основе HW CWE для устройств с архитектурой системы команд RISC-V, Никита Мельников, Александр Панов  (МГТУ им Баумана)

- Статический анализ описаний аппаратуры (RTL): теория и практика, Ян Чуркин (ИСП РАН)

- Режим безопасных вычислений платформы Эльбрус: дескрипторы и теги, Ирина Марченко (МЦСТ)

Мероприятие показало перспективность и актуальность формата студенческого митапа —порядка 100 человек, сильные доклады, живая аудитория.

Не пропустите — ближайший митап «Подходы в области симуляции и моделирования производительности для RISC-V»

Видео мероприятия
Просмотры: 72
Перейти в пост Открыть в MAX Сообщить о неточности
Загружаем изображение…
Привет!

У нас новинка для участников митапа RISC-V — уникальный бейдж, который точно не захочется выбрасывать после мероприятия.

Это полноценная шпаргалка для разработчиков под архитектуру RISC-V:
— Пригодится тем, кто жить не может без ассемблера и низкоуровневой разработки.
— Выручит тех, кто проектирует собственную реализацию процессора и хочет держать под рукой список базовых инструкций, присутствующих практически в любом RISC-V ядре.

Забрать бейдж в коллекцию смогут очные участники митапа «Инженерные системы: RISC-V & FPGA» в Нижнем Новгороде.

Встречаемся 14 ноября в ННГУ им. Н. И. Лобачевского. Количество очных мест ограничено, поэтому лучше зарегистрироваться заранее.

Регистрация

Ждем вас!
Просмотры: 77
Перейти в пост Открыть в MAX Сообщить о неточности
Загружаем изображение…
Не пропустите, уже завтра — студенческий митап «Аппаратная безопасность»

15 Октября 2026, 14:00 в МГТУ им Баумана при поддержке Альянса RISC-V, Лаборатории Касперского и при участии коллег из МЦСТ (Эльбрус), ИСП РАН пройдет первый студенческий митап по теме: «Аппаратная безопасность»


Участие могут принять заинтересованные студенты, молодые ученые и практики отраслей ИБ и микроэлектроники. И все те, кому интересна тема аппаратной безопасности.

Два формата участия: очное и онлайн.

Подробности и регистрация по ссылке
Просмотры: 72
Перейти в пост Открыть в MAX Сообщить о неточности
Загружаем изображение…
Восьмой митап Альянса RISC-V


14 ноября в Нижнем Новгороде в стенах ННГУ им. Н. И. Лобачевского в рамках «Инженерные системы: RISC-V & FPGA» состоится митап Альянса RISC-V «Подходы в области симуляции и моделирования производительности для RISC-V»

Восьмой митап Альянса RISC-V пройдет с 9:30 до 14:50.

В рамках митапа будут представлены доклады:

- От upstream до silicon: как мы адаптировали Gem5 для разработки процессора на RISC-V. Валентин Петров, YADRO

- Моделирование процессоров архитектуры RISC-V с помощью QEMU. Евгений Прокопьев, YADRO

- Разработка библиотеки векторных математических функций для процессоров архитектуры RISC-V. Иосиф Мееров и Валентин Волокитин, институт ИТММ ННГУ

И пройдет круглый стол «Когда появятся процессоры RISC-V для ЦОД»

Подробная информация и регистрация по ссылке
Просмотры: 84
Перейти в пост Открыть в MAX Сообщить о неточности
Загружаем изображение…
Студенческий митап «Аппаратная безопасность»

15 Октября 2026, 14:00 в МГТУ им Баумана при поддержке Альянса RISC-V, Лаборатории Касперского и при участии коллег из МЦСТ (Эльбрус), ИСП РАН пройдет первый студенческий митап по теме «Аппаратная безопасность»

Участие могут принять заинтересованные студенты, молодые ученые и практики отраслей ИБ и микроэлектроники. И все те, кому интересна тема аппаратной безопасности.

Два формата участия: очное и онлайн.

Подробности и регистрация по ссылке
Просмотры: 73
Перейти в пост Открыть в MAX Сообщить о неточности
Загружаем изображение…
От RISC‑V до pull request в open source: что сделали участники летней школы СПбГУ за месяц

В начале августа завершилась Летняя проектная школа программирования СПбГУ. 30 студентов, в том числе обучающиеся на образовательных программах ТОП ИТ СПбГУ, якорным партнером которых выступает YADRO, работали над задачами в области системного программирования, архитектуры RISC-V, разработки компиляторов, использования ПЛИС и оптимизации ПО с открытым исходным кодом. На итоговой защите выступили 29 участников. Помимо подготовки учебных отчетов, участники находили ошибки в проектах с открытым исходным кодом, готовили сообщения об ошибках (bug reports) и запросы на включение изменений (pull requests), профилировали приложения и оптимизировали библиотеки.

Школа проходила с 6 июля по 1 августа. В ее основе лежало проектное обучение: студенты осваивали новые технологии и инженерные подходы, работая над практическими задачами вместе с наставниками. Отдельное направление было посвящено RISC-V. О проектной работе и ее результатах рассказываем в этом материале.

Подробнее в блоге Альянса RISC-V на Хабре
Просмотры: 74
Перейти в пост Открыть в MAX Сообщить о неточности
Загружаем изображение…
Запись вебинара «5 этап Программы DEVBOARDS» доступна для просмотра

06 октября состоялся совместный вебинар Альянса RISC-V и сообщества Electronica Connect, посвященный 5-му этапу Программы DEVBOARDS

На платформе сообщества Electronica Connect прошел совместный вебинар, посвященный 5-му этапу Программы DEVBOARDS. На вебинара Татьяна Андреева, Координатор Индустриального комитета Альянса RISC V и Начальник дизайн-центра проектирования интегральных микросхем АО «НИИЭТ», рассказали о:
1. Открытой архитектуре RISC-V, её развитии в мире и России, перспективах и дорожной карте Альянса
2. Программе DEVBOARDS по раннему доступу к архитектуре RISC-V: правилах участия, результатах и возможностях
3. 5-ом этапе на макетно-отладочной плате на микроконтроллере К1921ВГ3Т от компании НИИЭТ: технические возможности, организация этапа, условия участия и обязательства сторон.

Запись вебинара в сообществе Electronica Connect

Запись вебинара на площадке Альянса RISC-V

Презентация спикеров
Просмотры: 98
Перейти в пост Открыть в MAX Сообщить о неточности
Загружаем изображение…
Коллеги, добрый день!
Представляю вам выпуск дайджеста новостей из зарубежных источников по тематике RISC-V за сентябрь 2026 года.

Дайджест новостей по тематике RISC-V за сентябрь 2026

На конференции по развитию полупроводниковой экосистемы в Шанхае спрогнозировали международную стандартизацию RISC-V к 2027 году


Pragmatic Semiconductor представила бренд Paixun Semiconductor и прототипы гибких схем, в том числе на RISC-V


Обновление по стандартам и внедрению RISC-V на Hot Chips 2026: первый серверный кремний с RVA23 появился в 2026 году


GCC 17 получил поддержку -mtune=native и -mcpu=native для RISC-V


Разработчик ИИ-агентов для проектирования чипов ChipAgents сократила сроки кастомизации процессоров до 80% для Andes Technology


Японский разработчик ИИ-инфраструктуры ai& и Tenstorrent запустили суверенную японскую платформу разработки лекарств на суперкластерах RISC-V — JapanFold

PoCL 7.2 получил официальное соответствие OpenCL 3.0 на процессорах RISC-V и x86_64

InfoQ: CPython официально добавил RISC-V как платформу уровня Tier 3


Автопроизводителям нужен не столько контроль над архитектурой, сколько свобода выбора — официальное заявление CEO MIPS


Консорциум Quintauris объявил о расширении партнёрской экосистемы RISC-V для автомобильной и промышленной отрасли


SiFive и AMD показали работу стека AMD ROCm 10.0 на серверной платформе RISC-V BigSky

Китай официально закрепил развитие RISC-V как одну из государственных приоритетных задач в отраслевом плане на 2026–2030 годы


Технологический суверенитет Европы: Fraunhofer представил лицензируемый RISC-V Secure Element на базе OpenTitan после успешной валидации в кремнии (GlobalFoundries 22FDX)

MIPS и Xcelsa Labs заключили партнёрство по ИИ-ускоренной оптимизации RISC-V-ядер под заказные нагрузки

Все новости мониторинга за сентябрь

Все новости мониторинга
Просмотры: 1 632
Перейти в пост Открыть в MAX Сообщить о неточности
Вся лента — после бесплатной регистрации
ВКонтакте Телеграм Одноклассники
Избранное в datool.ru

Следите за каналом в личном кабинете

Зарегистрируйтесь в datool.ru, чтобы добавить канал «Энергия RISC-V» в избранное и отслеживать его показатели.

Зарегистрироваться
Для владельцев каналов

Подтвердите свой канал

Войдите или зарегистрируйтесь в datool.ru, затем добавьте нашего бота в канал по инструкции в личном кабинете. После проверки владения замок исчезнет и вам станет доступно управление каналом.

Войти или зарегистрироваться

Сообщить о неточности

Опишите, что нужно исправить. Если есть источник, добавьте ссылку.

Вы покидаете datool.ru

Ссылка ведёт на внешний сайт. datool.ru не отвечает за его содержимое — проверьте адрес, прежде чем вводить пароли или платёжные данные.

Переход через 10 с

Перейти